

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Patent Application of

Eun-kyung LEE et al

Group Art Unit: Unassigned

Application No.: Unassigned

Examiner: Unassigned

Filing Date: January 16, 2004

Confirmation No.: Unassigned

Title: METHOD OF MANUFACTURING SILICON OPTOELECTRONIC DEVICE, SILICON
OPTOELECTRONIC DEVICE MANUFACTURED BY THE METHOD, AND IMAGE INPUT AND/OR
OUTPUT APPARATUS USING THE SILICON OPTOELECTRONIC DEVICE

SUBMISSION OF CERTIFIED COPY OF PRIORITY DOCUMENT

Commissioner for Patents
P.O. Box 1450
Alexandria, VA 22313-1450

Sir:

The benefit of the filing date of the following priority foreign application(s) in the following foreign country is hereby requested, and the right of priority provided in 35 U.S.C. § 119 is hereby claimed.

Country: Republic of Korea

Patent Application No(s): 10-2003-0003259

Filed: January 17, 2003

In support of this claim, enclosed is a certified copy(ies) of said foreign application(s). Said prior foreign application(s) is referred to in the oath or declaration. Acknowledgment of receipt of the certified copy(ies) is requested.


Respectfully submitted,

BURNS, DOANE, SWECKER & MATHIS, L.L.P.

P.O. Box 1404
Alexandria, Virginia 22313-1404
(703) 836-6620

Date: January 16, 2004

By



Charles F. Wieland III
Registration No. 33,096



별첨 사본은 아래 출원의 원본과 동일함을 증명함.

This is to certify that the following application annexed hereto is a true copy from the records of the Korean Intellectual Property Office.

출원 번호 : 10-2003-0003259
Application Number

출원 년 월 일 : 2003년 01월 17일
Date of Application JAN 17, 2003


출원인 : 삼성전자주식회사
Applicant(s) SAMSUNG ELECTRONICS CO., LTD.



2003 년 02 월 07 일

특 허 청

COMMISSIONER



【서지사항】

【서류명】	특허출원서
【권리구분】	특허
【수신처】	특허청장
【참조번호】	0007
【제출일자】	2003.01.17
【국제특허분류】	H01L
【발명의 명칭】	실리콘 광소자 제조방법 및 이에 의해 제조된 실리콘 광소자 및 이를 적용한 화상 입력 및/또는 출력장치
【발명의 영문명칭】	Silicon optoelectronic device manufacturing method and Silicon optoelectronic device manufactured by thereof and Image input and/or output apparatus applied it
【출원인】	
【명칭】	삼성전자 주식회사
【출원인코드】	1-1998-104271-3
【대리인】	
【성명】	이영필
【대리인코드】	9-1998-000334-6
【포괄위임등록번호】	1999-009556-9
【대리인】	
【성명】	이해영
【대리인코드】	9-1999-000227-4
【포괄위임등록번호】	2000-002816-9
【발명자】	
【성명의 국문표기】	이은경
【성명의 영문표기】	LEE, Eun Kyung
【주민등록번호】	661012-2079613
【우편번호】	442-370
【주소】	경기도 수원시 팔달구 매탄동 우남퍼스트빌아파트 202동 502호
【국적】	KR
【발명자】	
【성명의 국문표기】	최병룡
【성명의 영문표기】	CHOI, Byoung Lyong
【주민등록번호】	620714-1000228

【우편번호】	137-825
【주소】	서울특별시 서초구 방배3동 593-94 삼성빌라 가동 103호
【국적】	KR
【발명자】	
【성명의 국문표기】	안필수
【성명의 영문표기】	AHN, Pil Soo
【주민등록번호】	680529-1247910
【우편번호】	442-750
【주소】	경기도 수원시 팔달구 우만1동 우만주공4차아파트 406동 806호
【국적】	KR
【발명자】	
【성명의 국문표기】	김준영
【성명의 영문표기】	KIM, Jun Young
【주민등록번호】	691008-1267829
【우편번호】	435-010
【주소】	경기도 군포시 당동 두산아파트 103동 302호
【국적】	KR
【발명자】	
【성명의 국문표기】	진영구
【성명의 영문표기】	JIN, Young Gu
【주민등록번호】	710115-1066932
【우편번호】	442-727
【주소】	경기도 수원시 팔달구 영통동 신나무실주공5단지아파트 504동 501호
【국적】	KR
【취지】	특허법 제42조의 규정에 의하여 위와 같이 출원합니다. 대리인 필 (인) 대리인 이해영 (인)
【수수료】	
【기본출원료】	20 면 29,000 원
【가산출원료】	31 면 31,000 원

1020030003259

출력 일자: 2003/2/10

【우선권주장료】	0	건	0	원
【심사청구료】	0	항	0	원
【합계】	60,000			원
【첨부서류】	1.	요약서·명세서(도면)_1통		

【요약서】**【요약】**

실리콘에 기반을 둔 n형 또는 p형의 기판을 준비하는 단계와, 기판의 표면에 에칭에 의해 극소 결함(microdefect) 패턴을 인위적으로 형성하는 단계와, 극소 결함 패턴 상에 개구를 가지는 제어막을 형성하는 단계와, 기판과의 p-n 접합 부위에서 양자 구속 효과에 의해 광전 변환 효과를 나타내어 발광 및/또는 수광이 일어나도록, 기판의 극소 결함 패턴이 형성된 면에 개구를 통하여 기판과 반대형으로 극도로 얇은 도핑 영역을 형성하는 단계;를 포함하는 것을 특징으로 하는 실리콘 광소자 제조방법 및 이에 의해 제조된 실리콘 광소자 및 이를 적용한 화상 입력 및/또는 출력장치가 개시되어 있다.

개시된 바에 따르면, 기존의 실리콘을 이용한 발광소자보다 효율이 우수할 뿐만 아니라, 발광 소자 및 수광 소자 중 적어도 어느 한 소자로 사용이 가능하며, 파장 선택성이 높은 실리콘 광소자를 실현할 수 있다.

또한, 개시된 실리콘 광소자를 이차원 어레이로 배열하여 얻어진 실리콘 광소자 패널은, 화상 디스플레이 및/또는 화면내에 직접적으로 광정보를 입력할 수 있는 화상 입력 및/또는 출력장치에 적용할 수 있다.

【대표도】

도 14

【명세서】**【발명의 명칭】**

실리콘 광소자 제조방법 및 이에 의해 제조된 실리콘 광소자 및 이를 적용한 화상 입력 및/또는 출력장치{Silicon optoelectronic device manufacturing method and Silicon optoelectronic device manufactured by thereof and Image input and/or output apparatus applied it}

【도면의 간단한 설명】

도 1은 벌크형의 단결정 실리콘 표면에 형성된 다공성 실리콘 영역의 단면 및 그 다공성 실리콘 영역에서의 가전자대(valence band)와 전도대(conduction band) 사이의 에너지 밴드 갭을 보인 도면,

도 2는 나노크리스탈 실리콘을 이용한 발광 소자의 일 예를 개략적으로 보인 단면도,

도 3 내지 도 6은 본 발명의 일 실시예에 따른 실리콘 광소자 제조 공정을 보인 도면,

도 7은 AFM 프로브에 의해 마스크층에 구멍을 형성하는 원리를 개략적으로 보인 도면,

도 8a 및 도 8b는 AFM 프로브에 사용되는 다양한 팁을 보인 도면,

도 9 및 도 10은 마스크층에 구멍을 형성하기 위해 사용될 수 있는 멀티 프로브 캔틸레버를 보인 도면,

도 11은 단일 또는 멀티 프로브를 가지는 AFM에 의해 마스크층에 구멍이 패터닝된 모양을 개략적으로 보인 도면,

도 12는 2차원적으로 볼 때, 기판 표면에 형성된 삼각형 모양의 봉우리를 갖는 굴곡 즉, 극소 결함 패턴을 개략적으로 보인 도면,

도 13은 2차원적으로 볼 때, 기판 표면에 형성된 사다리꼴 모양의 봉우리를 갖는 극소 결함 패턴을 개략적으로 보인 도면,

도 14는 본 발명의 일 실시예에 따른 실리콘 광소자를 개략적으로 보인 단면도,

도 15는 본 발명에 따른 실리콘 광소자의 기판 표면에 인위적으로 원하는 주기로 형성되는 적색 파장대역(R), 녹색 파장 대역(G) 또는 청색 파장 대역(B)에 각각 대응하는 주기(T_R)(T_G)(T_B)의 극소 결함 패턴을 보인 도면,

도 16은, 기존 출원 2002-1431호의 경우와 같이, 기판 표면에 자연적으로 형성되는 극소 결함 패턴을 보인 도면,

도 17은 도 12 및 도 13에 도시된 바와 같이 기판 표면에 인위적으로 삼각형('Triangle') 및 사다리꼴('Trapezoid')의 주기적인 극소 결함이 형성된 경우의 실리콘 광소자(20)의 발광 특성 시뮬레이션(simulation) 결과를 기판 표면에 인위적인 극소 결함 패턴이 형성되지 않은 경우 즉, 물리적으로 기판 표면이 평면('Plane')인 경우와 비교하여 보인 그래프,

도 18은 본 발명의 제1실시예에 따른 화상 입력 및/또는 출력장치를 개략적으로 보인 평면도,

도 19는 본 발명의 제2실시예에 따른 화상 입력 및/또는 출력장치를 개략적으로 보인 분리 사시도,

도 20은 도 19에 도시된 칼라 필터의 구조를 개략적으로 보인 평면도,

도 21은 본 발명의 제3실시예에 따른 화상 입력 및/또는 출력장치를 개략적으로 보인 평면도,

도 22는 화상 입력 및 출력 측면에서의 본 발명에 따른 화상 입력 및/또는 출력 장치의 일 실시예를 개략적으로 보인 도면,

도 23a 및 도 23b는 화상 입력 및 출력 측면에서의 본 발명에 따른 화상 입력 및/또는 출력장치의 다른 실시예를 개략적으로 보인 도면,

도 24는 본 발명에 따른 화상 입력 및/또는 출력장치가 디지털 텔레비전으로 사용되는 실시예를 보인 도면.

<도면의 주요부분에 대한 부호의 설명>

1...기판	3...마스크	5,5a,5b...구멍
7...미소 결함 패턴	8...p-n 접합 부위	9...제어막
9a...개구	10...도핑 영역	11...AFM 프로브
13...팁(tip)	15,17...제1 및 제2전극	20...실리콘 광소자
25,40...실리콘 광소자 패널	30...칼라 필터	

【발명의 상세한 설명】**【발명의 목적】****【발명이 속하는 기술분야 및 그 분야의 종래기술】**

- <27> 본 발명은 실리콘 광소자 제조방법 및 이에 의해 제조된 실리콘 광소자 및 이를 채용한 화상 입력 및/또는 출력장치에 관한 것이다.
- <28> 실리콘 반도체 기판에는 논리 소자, 연산 소자 및 드라이브 소자 등을 높은 신뢰성을 가지고 고집적도로 집적할 수 있으며, 실리콘의 가격이 싸기 때문에 화합물 반도체에 비해 훨씬 저가로, 고집적 회로를 실현할 수 있는 이점이 있다. 따라서, 대부분의 집적 회로는 실리콘(Si)을 기본 재료로 사용하고 있다.
- <29> 상기와 같은 실리콘이 가지는 이점을 충분히 살려, 집적 회로와의 제조 공정 상의 호환성 및 저가의 광전자 디바이스를 구현할 수 있도록, 실리콘에 기반을 둔 발광 소자를 만들려는 연구가 꾸준히 진행되고 있다. 다공성 실리콘(Porous silicon) 및 나노크리스탈 실리콘(Nano-crystal silicon)은 발광 특성을 가지는 것이 실험적으로 확인되었으며, 이에 대한 연구가 계속하여 진행중이다.
- <30> 도 1은 벌크형의 단결정 실리콘 표면에 형성된 다공성 실리콘 영역의 단면 및 그 다공성 실리콘 영역에서의 가전자대(valence band)와 전도대(conduction band) 사이의 에너지 밴드 갭을 보인 도면이다.
- <31> 다공성 실리콘은, 벌크형의 단결정 실리콘(Si)을 에컨대, 불산(HF)이 포함된 전해질 용액에 넣어, 그 벌크형 Si의 표면을 전기화학적으로 양극 처리(anodic electrochemical dissolution)함으로써 제조될 수 있다.

- <32> 벌크형 실리콘을 불산 용액에 넣은 채로 양극 처리할 때, 그 벌크형 실리콘 표면쪽에는 도 1에 보여진 바와 같이, 다수의 포어(1a:pore)을 가지는 다공성 실리콘 영역(1)이 형성된다. 상기 포어(1a) 부분에는 불록한 부분(1b:불산에 의해 용해되지 않은 부분)에 비해 Si-H 결합이 보다 많이 존재한다. 다공성 실리콘 영역(1)에서의 가전자대 에너지(E_v)와 전도대 에너지(E_c) 사이의 에너지 밴드 갭은 다공성 실리콘 영역(1)의 형상과 반대로 나타난다.
- <33> 따라서, 에너지 밴드 갭 도면에서 불록한 부분에 둘러싸인 포어 부분(다공성 실리콘 영역(1) 도면에서는 포어 부분(1a)에 둘러싸인 불록 부분(1b))은 양자 구속 효과(quantum confinement effect)를 나타내어 벌크형 실리콘의 에너지 밴드 갭보다 커지게 되고, 이 부분에 전자와 홀이 트랩되어 발광 결합을 하게 된다.
- <34> 예를 들어, 다공성 실리콘 영역(1)에서, 포어(1a)에 둘러싸인 불록 부분(1b)을 양자 구속 효과를 나타내는 단결정 실리콘 와이어 형태로 형성하면, 전자와 홀은 이 와이어에 트랩되어 발광 결합을 하며, 와이어의 크기(폭과 길이)에 따라 발광 파장은 근 적외선에서 청색 파장까지 가능하다. 이때, 포어(1a) 주기는 도 1에 표시한 바와 같이, 예컨대, 대략 5nm, 다공성 실리콘 영역의 최대 두께는 예컨대, 3nm 정도이다.
- <35> 따라서, 다공성 실리콘에 기반을 둔 발광 소자를 제조하고, 다공성 실리콘 영역(1)이 형성된 단결정 실리콘에 소정의 전압을 인가하면, 다공성 특성에 따라 원하는 파장 영역의 광을 발광시킬 수 있다.
- <36> 그러나, 상기와 같은 다공성 실리콘에 기반을 둔 발광 소자는 아직 발광 소자로서의 신뢰성이 확보되지 못하였으며, 외부 양자 효율(EQE:External Quantum Efficiency)이 0.1% 정도로 낮은 문제점이 있다.

- <37> 도 2는 나노크리스탈 실리콘을 이용한 발광 소자의 일 예를 개략적으로 보인 단면도이다.
- <38> 도면을 참조하면, 나노크리스탈 실리콘을 이용한 발광 소자는, p형 단결정 실리콘 기판(2)과, 상기 기판(2) 상에 형성된 비정질(amorphous) 실리콘층(3)과, 상기 비정질 실리콘층(3) 상에 형성된 절연막(5)과, 상기 기판(2) 하면과 상기 절연막(5) 상에 각각 형성된 하,상부전극(6)(7)을 포함하는 층구조를 가지며, 상기 비정질 실리콘층(3) 내에 형성된 quantum dot 형태의 나노크리스탈 실리콘(4)을 구비한다.
- <39> 상기 비정질 실리콘층(3)을 산소분위기 속에서 700℃로 급승온시켜 재 결정화시키면 quantum dot 형태의 나노크리스탈 실리콘(4)이 형성된다. 이때, 상기 비정질 실리콘층(3)의 두께는 3nm이고, 나노크리스탈 실리콘(4)의 크기는 대략 2~3nm이다.
- <40> 상기와 같은 나노크리스탈 실리콘(4)을 이용한 발광 소자는 상기 상,하부전극(7)(6)을 통하여 역방향으로 전압을 걸면, 실리콘 기판(2)과 나노크리스탈 실리콘(4) 사이의 비정질 실리콘 양단에 큰 전계가 발생하여 높은 에너지 상태의 전자와 정공이 생성되고, 이들이 나노크리스탈 실리콘(4) 내로 터널링되어 발광 결합을 한다. 이때, 나노크리스탈 실리콘(4)을 이용한 발광 소자에서 발광 파장은 나노크리스탈 실리콘 quantum dot의 크기가 작을수록 짧아진다.
- <41> 이러한 나노크리스탈 실리콘(4)을 이용한 발광 소자는 나노크리스탈 실리콘 quantum dot의 크기 제어 및 균일성(uniformity) 확보가 어렵고, 효율이 아주 낮다.

【발명이 이루고자 하는 기술적 과제】

<42> 본 발명은 상기한 바와 같은 점들을 감안하여 안출된 것으로, 기존의 실리콘을 이용한 발광소자보다 효율이 우수할 뿐만 아니라, 발광 소자 및 수광 소자 중 적어도 어느 한 소자로 사용이 가능하며, 파장 선택성이 높은 실리콘 광소자 제조 방법 및 이에 의해 제조된 실리콘 광소자 및 이를 적용한 화상 입력 및/또는 출력장치를 제공하는데 그 목적이 있다.

【발명의 구성 및 작용】

<43> 상기 목적을 달성하기 위한 본 발명에 따른 실리콘 광소자 제조방법은, 실리콘에 기반을 둔 n형 또는 p형의 기판을 준비하는 단계와; 상기 기판의 표면에 에칭에 의해 극소 결함(microdefect) 패턴을 인위적으로 형성하는 단계와; 상기 극소 결함 패턴 상에 개구를 가지는 제어막을 형성하는 단계와; 기판과의 p-n 접합 부위에서 양자 구속 효과에 의해 광전 변환 효과를 나타내어 발광 및/또는 수광이 일어나도록, 상기 기판의 극소 결함 패턴이 형성된 면에 상기 개구를 통하여 상기 기판과 반대형으로 극도로 얇은 도핑 영역을 형성하는 단계;를 포함하는 것을 특징으로 한다.

<44> 여기서, 상기 극소 결함 패턴을 형성하는 단계는; 상기 기판 표면에 마스크층을 형성하는 단계와; 상기 마스크층에 원하는 크기 및 주기로 구멍 패턴을 형성하는 단계와; 에칭 공정에 의해, 상기 마스크층의 구멍에 대응하는 기판 부분이 에칭되도록 하여, 상기 기판 표면에 극소 결함 패턴을 인위적으로 형성시키는 단계와; 상기 마스크층을 제거하는 단계;를 포함하는 것을 특징으로 한다.

- <45> 단일 프로브 또는 복수개가 어레이로 배열된 멀티 프로브를 사용하여, 상기 마스크 층에 원하는 크기 및 주기로 구멍 패턴을 형성한다.
- <46> 상기 프로브는 AFM 프로브인 것이 바람직하다.
- <47> 상기 제어막은 상기 도핑 영역이 극도로 얇은 도핑 깊이로 형성되도록 하는 실리콘 산화막인 것이 바람직하다.
- <48> 상기 극소 결함의 주기는 발광 및/또는 수광이 일어나는 광의 파장에 대응하도록 형성된다.
- <49> 여기서, 상기 극소 결함 패턴은 단일 주기로 형성되어, 단일 파장의 광을 발광 및/또는 수광하도록 될 수 있다.
- <50> 극소 결함 패턴 상에 복수의 개구를 갖는 제어막을 형성하고, 이 개구를 통해 복수의 도핑 영역을 형성하여, 복수의 실리콘 광소자 어레이를 얻을 수도 있다.
- <51> 상기 극소 결함 패턴은 서로 주기가 다른 복수의 극소 결함 패턴 영역으로 이루어지고, 이에 대응되게 복수의 개구를 갖는 제어막을 형성하고, 이 개구를 통해 복수의 도핑 영역을 형성하여, 복수 파장의 광을 발광 및/또는 수광하는 복수의 실리콘 광소자 어레이를 얻을 수 있다.
- <52> 또한, 본 발명은 이상의 적어도 어느 한 방법으로 제조된 실리콘 광소자를 특징으로 한다.
- <53> 상기 목적을 달성하기 위한 본 발명에 따른 화상 입력 및/또는 출력장치는, 실리콘에 기반을 둔 n형 또는 p형의 기판에 화상을 입력 및/또는 출력할 수 있는 실리콘 광소자가 이차원 어레이로 배열되어 이루어진 실리콘 광소자 패널;을 구비하며, 상기 실리콘

광소자는, 상기 기판의 표면에 에칭에 의해 인위적으로 형성된 극소 결함(microdefect) 패턴과; 기판과의 p-n 접합 부위에서 양자 구속 효과에 의해 광전 변환 효과를 나타내어 발광 및/또는 수광이 일어나도록, 상기 기판의 극소 결함 패턴이 형성된 면에 상기 기판과 반대형으로 극도로 얇게 도핑 형성된 도핑 영역;을 포함하는 것을 특징으로 한다.

<54> 여기서, 화상 입력 및 화상 출력이 모두 가능하며, 화상 입력과 화상 출력이 서로 다른 실리콘 광소자를 통하여 이루어지도록 구성될 수 있다.

<55> 화상 입력 및 화상 출력이 모두 가능하며, 화상 입력과 화상 출력이 동일 실리콘 광소자를 통하여 이루어지도록 구성될 수도 있다.

<56> 상기 기판에는 실리콘 광소자 패널로부터 각 화소별 화상의 입력 및/또는 출력 동작이 가능하도록 전극이 패터닝된 것이 바람직하다.

<57> 상기 실리콘 광소자 패널에는 각 화소당 세 개 이상의 실리콘 광소자가 위치되는 것이 바람직하다.

<58> 각 화소에 위치되는 세 개 이상의 실리콘 광소자는 서로 다른 파장의 광을 발광 및/또는 수광하도록, 서로 다른 주기의 극소 결함 패턴을 가져, 칼라 화상을 구현할 수 있도록 된 것이 바람직하다.

<59> 이하, 첨부된 도면들을 참조하면서 본 발명에 따른 실리콘 광소자 제조방법 및 이에 의해 제조된 실리콘 광소자 및 이를 적용한 화상 입력 및/또는 출력장치의 바람직한 실시예를 상세히 설명한다.

<60> 본 출원인은, 한국특허출원 2002-1431호(2002년 1월 10일, "실리콘 광소자

및 이를 적용한 발광 디바이스 장치) 등에 실리콘에 기반을 둔 기판에 그 p-n 접합 부위에 양자 구조가 형성되도록 극도로 얇게 도핑된 도핑 영역을 갖는 실리콘 광소자를 제안한 바 있다. 상기 출원 2002-1431호에 제안된 실리콘 광소자에서는, 파장 선택성을 높이는 표면 굴곡(극소 결함: microdefect) 형상의 크기 및 주기가 특수한 산화 조건과 확산 공정동안 자연적으로(self assembled) 형성되었다. 따라서, 표면 굴곡의 균일한(uniform) 구현 및 재현성에 많은 어려움이 있었다.

<61> 상기 출원 2002-1431호에도 언급되어 있는 바와 같이, 극도로 얇은(ultra shallow) 확산에 의해 형성된 양자 구조를 통해 수광 및/또는 발광 특성을 가지는 실리콘 광소자의 파장은 표면에 형성된 극소한 굴곡에 의해 결정된다. 따라서, 원하는 파장대역을 선택하기 위해서는 특정 크기를 가진 굴곡이 특정 주기를 갖고 반복적으로 배열되어야 한다.

<62> 본 발명에 따른 실리콘 광소자는 상기 출원 2002-1431호에서처럼 실리콘 광소자 제조 공정 중에 표면에 굴곡을 자연적으로 형성시키는 것이 아니라, 실리콘 광소자의 표면 형상을 제어하여 미리 원하는 굴곡 구조 즉, 극소 결함 패턴을 인위적으로 만들어 줌으로써, 원하는 특정 파장영역의 선택성을 좋게 한 점에 그 특징이 있다. 물론, 본 발명에 따른 실리콘 광소자는 상기 기존 출원 2002-1431호에 제안된 실리콘 광소자와 마찬가지로 발광 소자 및 수광 소자로서 기능을 할 수 있다.

<63> 표면 굴곡의 크기, 형상 및 굴곡간 간격(즉, 주기)에 의해 선택되는 파장대역과 증폭 정도가 영향을 받으므로, 실리콘 광소자의 용도에 따라, 표면 굴곡을 인위적으로 최적화된 형상으로 만들면, 발광 효율을 증가시킬 수 있으며, 특정한 파장대역의 광만을 효과적으로 발광 및/또는 수광할 수 있다.

- <64> 도 3 내지 도 6은 본 발명의 일 실시예에 따른 실리콘 광소자 제조 공정을 보여준다.
- <65> 도 3을 참조하면, 먼저, 실리콘에 기반을 둔 n형 또는 p형의 기판(1)을 준비한다. 상기 기판(1)은 실리콘(Si)을 포함하는 소정의 반도체 물질 예컨대, Si, SiC 또는 다이아몬드로 이루어지고, n형으로 도핑되어 있다.
- <66> 다음으로, 도 4a 내지 도 4e에 도시한 공정에 따라, 상기 기판(1) 표면에 에칭에 의해 원하는 크기, 형상 및 주기로 극소 결함(7)(microdefect) 패턴을 인위적으로 형성한다. 도 4b에서는 구멍(5) 패턴을 과장되게 나타내었으며, 도 4c 내지 도 4e와 후술하는 도 14에서는 극소 결함(7) 패턴을 과장되게 나타내었다.
- <67> 도 4a 내지 도 4e는 원하는 모양과 크기의 표면 굴곡을 만들어주기 위한 한 방법을 보여준다.
- <68> 인위적으로 원하는 극소 결함(7) 패턴을 형성하기 위해, 먼저, 도 4a에 도시된 바와 같이, 준비된 기판(1) 표면에 마스크층(3)을 형성한다. 마스크층(3)은, 기판(1) 표면에 원하는 두께의 포토레지스트층을 코팅하고, 이를 하드 베이킹(hard bake)하여 단단하게 만든 것이다.
- <69> 다음으로, 도 4b에 도시된 바와 같이, 마스크층(3)에 원하는 크기 및 주기로 구멍(5) 패턴을 형성한다.
- <70> 상기 구멍(5) 패턴은 예를 들어, AFM(Atomic force microscopy) 프로브를 사용하여 형성될 수 있다.

- <71> AFM은 물질 표면의 구조에 대한 입체적인 정보를 파악할 수 있으며, Å단위까지의 표면의 원자배치를 비교적 간단한 방법으로 파악할 수 있는 스캐닝 프로브 마이크로스코피(SPM:Scanning Probe Microscopy)의 하나이다. AFM은 팁이라고 부르는 작고 날카로운 검침으로 물질 표면을 2차원적으로 스캐닝하여 3차원적인 표면정보를 얻는 것으로, 시료 표면과 검침 사이에 반발력을 일정하게 유지하면서, 즉, 검침과 시료 표면 사이의 거리를 일정하게 유지하면서, 검침 높이의 공간적인 분포를 이미지로 변환시키는 원리를 적용한 것이다. 반발력은 모든 물질에 보편적으로 작용하는 힘이므로, AFM은 전기가 통하지 않는 부도체에도 응용될 수 있다.
- <72> 이러한 AFM을 검침용으로 사용하는 대신에 마스크층(3)에 구멍(5)을 형성하기 위해 사용하면, 원하는 크기 및 주기로 구멍(5)을 형성할 수 있다.
- <73> 마스크층(3)에 구멍(5)을 형성하는데, 단일 프로브를 가지는 AFM 또는 복수의 프로브가 일차원 또는 이차원적으로 배열된 멀티 프로브를 가지는 AFM이 적용될 수 있다.
- <74> 도 7은 AFM 프로브(11)에 의해 마스크층(3)에 구멍(5)을 형성하는 원리를 개략적으로 보여준다. AFM 프로브(11)의 팁(13)을 상,하 방향으로 적어도 1회 이상 움직여주면, 마스크층(3)에 원하는 깊이의 구멍(5)을 형성할 수 있다. 도 8a 및 도 8b는 AFM 프로브(11)에 사용되는 다양한 팁을 보여준다. 팁 모양에 따라 마스크층(3)에 형성되는 구멍(5)의 모양이 달라진다.
- <75> 도 9 및 도 10은 마스크층(3)에 구멍(5)을 형성하기 위해 사용될 수 있는 멀티 프로브 캔틸레버를 보여준다. 도 9는 복수의 프로브가 일렬로 배열된 멀티 프로브 캔틸레버(cantilever)를 보여준다. 도 10은 복수의 프로브가 2차원적으로 배열된 멀티 프로브

캔틸레버를 보여준다. 도 11은 단일 또는 멀티 프로브를 가지는 AFM에 의해 마스크층(3)에 구멍(5)이 패터닝된 모양을 개략적으로 보여준다.

<76> 도 9 및 도 10에 보여진 바와 같은 멀티 프로브를 가지는 AFM를 사용하는 경우, 공정 스피드를 빠르게 할 수 있으며, 구멍(5) 패턴이 보다 균일하게 형성되도록 제어할 수 있는 이점이 있다.

<77> 다시 도 4b를 참조하면, 단일 프로브 또는 멀티 프로브를 가진 AFM을 동작시켜 구멍(5)을 패터닝하면 마스크층(3)에 원하는 깊이, 모양 및 주기로 구멍(5) 패턴을 형성하는 것이 가능하다.

<78> 단일 파장 대역의 실리콘 광소자를 얻고자 하는 경우에는, 단일 주기로 구멍(5)을 패터닝하면 된다. 이 경우, 실리콘 광소자는 특정한 파장대역의 광에 대해서만 발광 특성 및/또는 수광 특성을 나타내게 된다. 복수 파장 대역 예컨대, 백색광용 실리콘 광소자를 얻고자 하는 경우에는, 각 파장 대역에 대응하도록 여러 주기로 구멍(5)을 패터닝하면 된다. 이 경우, 실리콘 광소자는 복수 파장 대역의 광에 대해 발광 특성 및/또는 수광 특성을 나타내게 된다.

<79> 도 4b에서는 마스크층(3)에 형성되는 구멍(5)의 깊이에 따라 에칭 공정에 의해 형성되는 굴곡의 모양이 달라질 수 있음을 보이기 위해, 마스크층(3)의 일부에는 깊은 구멍(5a)을 형성하고, 나머지에는 얇은 구멍(5b)을 형성한 예를 보여준다.

<80> 이때, 상기 구멍(5)의 깊이, 모양 및 주기는 원하는 파장에 따라 선택된다.

<81> 상기와 같이, 마스크층(3)에 원하는 깊이, 모양 및 주기의 구멍(5)을 형성한

다음, 도 4c 및 도 4d에 도시된 바와 같이, 에칭 공정을 진행하면 미세한 굴곡 패턴 즉, 극소 결함(7) 패턴을 만들어 줄 수 있다. 여기서, 에칭 공정은 드라이 에칭(dry etching)을 이용하는 것이 바람직하며, 웨트 에칭(wet etching)을 이용하는 것도 가능하다.

<82> 에칭 공정동안 포토레지스트가 두꺼운 쪽(얕은 구멍(5b)이 형성된 부분)에 비해 얇은 쪽(깊은 구멍(5a)이 형성된 부분)이 먼저 에칭되어 개구되고, 이에 의해 에칭 공정동안 구멍에 대응하는 드러난 기판(1)이 에칭되어, 기판(1) 표면에 굴곡 모양이 만들어진 다. 따라서, 기판(1) 표면에는 극소 결함(7) 패턴이 인위적으로 형성된다.

<83> 이때, 마스크층(3)에 깊은 구멍(5a)이 형성된 부분에서는 기판(1) 표면이 보다 깊고 넓게 에칭되어, 예컨대, 삼각형 모양(3차원적으로 볼 때는 원뿔 또는 다각 뿔과 유사한 모양)의 봉우리를 갖는 굴곡이 형성되고, 마스크층(3)에 얕은 구멍(5b)이 형성된 부분에서는 기판(1) 표면이 얇고 좁게 에칭되어 사다리꼴 모양(3차원적으로 볼 때는 원뿔대 또는 다각 뿔대와 유사한 모양)의 봉우리를 갖는 굴곡이 형성될 수 있다.

<84> 도 12는 2차원적으로 볼 때, 기판(1) 표면에 형성된 삼각형 모양의 봉우리를 갖는 굴곡 즉, 극소 결함(7') 패턴을 개략적으로 보여준다. 도 13은 2차원적으로 볼 때, 기판(1) 표면에 형성된 사다리꼴 모양의 봉우리를 갖는 극소 결함(7'') 패턴을 개략적으로 보여준다.

<85> 상기와 같이, 마스크층(3)에 형성되는 구멍(5)의 깊이를 달리하면, 굴곡의 깊이 및 굴곡의 봉우리 모양을 다르게 하는 것이 가능하다. 여기서, 굴곡의 봉우리 모양은 마스크층(3)에 형성되는 구멍(5)의 깊이 뿐만 아니라, 에칭 깊이, 구멍(5)의 모양, 구멍(5)의 크기 및/또는 구멍(5)의 주기에 의해서도 달라질 수 있다.

- <86> 기판(1) 표면에 형성된 굴곡의 주기 즉, 극소 결함(7)의 주기에 의해서는 발광 및/또는 수광 가능한 파장이 정해지며, 굴곡의 모양과 주기에 의해서는 파장에 따른 광 강도(field strength) 특성이 변화된다.
- <87> 따라서, 굴곡의 주기 및 모양을 최적화하면, 원하는 파장 및 원하는 광 특성을 얻을 수 있다.
- <88> 상기와 같은 에칭 공정 바람직하게는, 드라이 에칭 공정이 끝나고, 마스크층(3)을 없애면, 도 4e에 도시된 바와 같이, 극소 결함(7) 패턴이 형성된 기판(1) 표면이 드러나게 된다.
- <89> 여기서, 도 4a 내지 도 4e를 참조로 설명한 바와 같은 공정 동안에 극소 결함(7) 패턴의 형상, 주기, 깊이 등을 제어할 수 있기 때문에, 원하는 파장의 제어가 가능해진다.
- <90> 극소 결함(7)의 주기 즉, 극소 캐버티(microcavity)의 길이를 길게 하면, 장파장의 광이 증폭되고, 반대로 극소 캐버티의 길이를 짧게 하면, 단파장의 광이 증폭된다.
- <91> 따라서, 원하는 파장과 공진을 일으키는 캐버티 길이를 디자인하면, 상기 출원 2002-1431호에 제안된 실리콘 광소자의 self assembled microcavity에 비해 효율이 증대된 실리콘 광소자를 얻을 수 있게 된다.
- <92> 더욱이, 실리콘에 기반을 둔 웨이퍼 상에서 예컨대, 픽셀별로 원하는 파장의 광을 증폭 및/또는 흡수하도록, 원하는 파장과 공진을 일으키는 캐버티 길이를 디자인하면, 후술하는 바와 같이 고효율의 화상 입력 및/또는 출력 장치를 위한 실리콘 광소자 어레이를 얻을 수 있다.

- <93> 다음으로, 도 4a 내지 도 4e에서와 같은 공정에 의해 기판(1) 표면에 형성된 극소 결함(7) 패턴 상에 도 5a 및 도 5b에 도시된 바와 같이, 개구(9a)를 가지는 제어막(9)을 형성한다. 도 5a 및 도 5b에서는 단일 주기의 미소 결함(7) 패턴을 보여주고 있는데, 도 4b 내지 도 4e에서 예시한 제조 공정에서 보여진 바와 같이, 필요에 따라 영역별로 미소 결함 패턴의 주기를 다르게 형성하여, 복수 파장의 광을 발광 및/또는 수광하도록 형성하는 것도 가능하다.
- <94> 제어막(9)은 도핑 영역이 극도로 얇은 도핑 깊이로 형성되도록 하는 적정 두께를 갖는 실리콘 산화막(SiO_2)인 것이 바람직하다. 이 제어막(9)은 예를 들어, 극소 결함(7) 패턴 상에 도 5a에 보여진 바와 같이, 실리콘 산화막(SiO_2 layer)을 형성한 다음, 확산 공정을 위한 개구(9a) 부분을 포토리소그래피 공정을 이용하여 식각해냄으로써 도 5b에 보여진 바와 같은 마스크 구조로 형성된다.
- <95> 실리콘 산화막은 건식 산화 공정에 의해 형성되는 것이 바람직하다. 건식 산화 공정은 장시간에 걸쳐 이루어지므로, 기판(1) 표면의 굴곡을 보다 양호한 상태로 만들어 줄 수 있는 이점이 있다.
- <96> 상기 제어막(9)은 도핑 영역 형성시 마스크로서 기능을 하며, 도핑 영역이 원하는 극도로 얇은 깊이로 형성되도록 한다. 이 제어막(9)은 도핑 영역을 형성한 후에 선택적으로 제거될 수도 있다.
- <97> 다음으로, 도 6에 도시된 바와 같이, 기판(1)의 극소 결함(7) 패턴이 형성된 면에 제어막(9)의 개구(9a)를 통해 상기 기판(1)과 반대형으로 극도로 얇은 깊이의 도핑 영역(10)을 형성한다.

- <98> 소정의 도판트 예컨대, 붕소(boron) 또는 인(phosphorous)을 상기 제어막(9)의 개구(9a)를 통하여 기판(1) 내로 예컨대, 비평형 확산 공정에 의해 주입시키면, 극소 결함(7) 패턴의 결을 따라 기판(1)과 반대형 예컨대, p+형으로 극도로 얇게 도핑되고, 기판(1)과의 p-n 접합 부위(8)에 양자 구조를 갖는 도핑 영역(10)이 얻어진다.
- <99> 기판(1)과의 p-n 접합 부위(8)에 양자 구조를 가지는 극도로 얇은 도핑 영역(10)을 형성하기 위해 비평형 확산 공정만이 이용되는 것은 아니며, 원하는 도핑 영역(10)을 형성할 수만 있다면, 예컨대, 임플란테이션 공정도 사용될 수 있다.
- <100> 여기서, 상기 기판(1)은 p형으로 도핑되고, 상기 도핑 영역(10)은 n+형으로 도핑되는 것도 가능하다.
- <101> 상기와 같이, 도핑 영역(10)이 극도로 얇은 깊이로 형성되도록 도핑 공정을 제어하면, 도핑 영역(10)의 기판(1)과의 경계 부분 즉, p-n 접합 부위(8)에 양자 우물(quantum well), 양자 점(quantum dot) 및 양자 선(quantum wire) 중 적어도 어느 하나로 된 양자 구조가 형성되어 양자구속효과에 의한 광전 변환 효과를 나타낼 수 있게 된다.
- <102> 여기서, 상기 p-n 접합 부위(8)에는 주로는 양자 우물이 형성되며, 양자 점이나 양자 선이 형성될 수도 있다. 또한, 상기 p-n 접합 부위(8)에는 양자 우물, 양자 점, 양자 선 중 두 가지 이상이 복합된 양자 구조가 형성될 수도 있다. p-n 접합 부위(8)에 형성되는 양자 구조에 대한 자세한 설명은 상기한 기존 출원을 참조하는 것으로 하고 여기서는 그 자세한 설명은 생략한다.
- <103> 이와 같이, p-n 접합 부위(8)는 다른 도핑층이 교대로 형성된 양자 구조를 가지는 데, 우물과 barrier는 예를 들어, 대략 2nm, 3nm 정도가 된다.

- <104> 이와 같이 p-n 접합 부위(8)에 양자 구조를 형성하는 극도로 얇은 도핑은 상기 제어막(9)의 두께 및 확산 공정 조건 등을 최적으로 제어함으로써 형성될 수 있다.
- <105> 확산 공정 중 적절한 확산 온도 및 기판(1) 표면의 극소 결함(7) 패턴에 의한 변형된 포텐셜(deformed potential)에 의해 확산 프로파일(profile)의 두께가 예컨대, 10-20 nm로 조절될 수 있으며, 이와 같이 극도로 얇은 확산 프로파일에 의해 양자 구조가 생성되게 된다.
- <106> 확산 기술 분야에서 알려진 바에 의하면, 실리콘 산화막의 두께가 적정 두께(수천 Å)보다 두껍거나 저온이면, vacancy(빈자리)가 주로 확산에 영향을 미쳐 확산이 깊이 일어나게 되며, 실리콘 산화막의 두께가 적정 두께보다 얇거나 고온이면 Si self-interstitial(자기 틈새)이 주로 확산에 영향을 미쳐 확산이 깊이 일어나게 된다. 따라서, 실리콘 산화막을 Si self-interstitial 및 vacancy가 유사한 비율로 발생하는 적정 두께로 형성하면, Si self-interstitial과 vacancy가 서로 결합되어 도판트의 확산을 촉진하지 않게 되므로, 극도로 얇은 도핑이 가능해진다. 여기서, vacancy 및 self-interstitial과 관련한 물리적인 성질은 확산과 관련한 기술분야에서는 잘 알려져 있으므로, 보다 자세한 설명은 생략한다.
- <107> 여기서, 복수의 실리콘 광소자 어레이를 형성하고자 하는 경우에는, 제어막(9)을 극소 결함(7) 패턴 상에 복수의 개구(9a)를 갖도록 형성하고, 이 개구(9a)를 통해 복수의 도핑 영역(10)을 형성하면, 복수의 실리콘 광소자 어레이를 얻을 수 있다.
- <108> 또한, 복수 파장의 광을 발광 및/또는 수광하는 복수의 실리콘 광소자 어레이를 형성하고자 하는 경우에는, 극소 결함(7) 패턴을 서로 주기가 다른 복수의 극소 결함 패턴 영역으로 이루어지도록 형성하고, 이에 대응되게 복수의 개구(9a)를 갖는 제어막(9)을

형성하고, 이 개구(9a)를 통해 복수의 도핑 영역(10)을 형성하면, 복수 파장의 광을 발광 및/또는 수광하는 복수의 실리콘 광소자 어레이를 얻을 수 있다.

<109> 부가적으로, 상기와 같이 형성된 도핑 영역(10)에 전기적으로 연결 가능하게 기판(1)에 전극 패턴을 형성하면, 도 14에 도시된 바와 같은 실리콘 광소자(20)가 얻어진다.

<110> 도 14를 참조하면, 제1전극(15)은 도핑 영역(10)이 형성된 기판(1)의 일면 상에 형성되고, 제2전극(17)은 기판(1)의 저면에 형성된다. 전술한 도면들에서와 동일 참조부호는 실질적으로 전술한 바와 같은 동일한 부재를 나타낸다. 도 14는 제1전극(15)을 불투명 금속 재질로 도핑 영역(10)의 외측 일부분에 접촉되도록 형성한 예를 보여준다. 상기 제1전극(15)은 ITO(Indium Tin Oxide)와 같은 투명 전극 재질을 사용하여 도핑 영역(10) 상에 전체적으로 형성될 수도 있다.

<111> 도 14에 도시된 본 발명에 따른 실리콘 광소자(20)의 기판(1) 표면에는 전술한 공정에 의해 미리 원하는 바대로 굴곡 구조 즉, 극소 결함(7) 패턴이 형성되어 있다. 이때, 극소 결함(7)은 예를 들어, 도 12에서와 같은 삼각 모양이거나, 도 13에서와 같은 사다리꼴 모양일 수 있으며, 이외에도 다양한 형상을 가질 수 있다.

<112> 도 14에 도시된 바와 같은 본 발명에 따른 실리콘 광소자(20)는 도핑 영역(10)의 기판(1)과의 p-n 접합 부위(8)에 전자와 정공 쌍의 생성 및 소멸 결합이 일어날 수 있는 양자 구조가 형성되어 있으므로, 앞서 언급한 바와 같이 발광소자 및/또는 수광소자로서 사용될 수 있다.

<113> 즉, 상기 실리콘 광소자(20)는 다음과 같이 발광소자로서 기능을 한다. 예를 들어, 상기 제1 및 제2전극(15)(17)을 통해 전원(전압 또는 전류)이 가해지면, 캐리어들 즉,

전자와 정공은 상기 p-n 접합 부위(8)의 양자 우물에 주입되고, 양자 우물내의 부 밴드 에너지(subband energy) 레벨을 통해 재결합(소멸 결합)된다. 이때, 캐리어들이 결합되는 상태에 따라 다양한 파장의 전장 발광(electro luminescence :EL)이 발생되며, 인위적으로 형성된 극소 결합(7) 패턴의 주기에 의해 특정 파장대역의 광만이 증폭되어 출력될 수 있다. 발생하는 광량은 제1 및 제2전극(15)(17)을 통해 가해진 전원(전압 또는 전류)의 세기에 따라 가변된다.

<114> 또한, 상기 실리콘 광소자(20)는 다음과 같이 수광소자로서 기능을 한다. 인위적으로 형성된 극소 결합(7) 패턴의 주기에 의해 특정 파장대역의 광만이 입사되어 양자 우물 구조인 p-n 접합 부위(8)에서 광자가 흡수되면, 전자와 정공은 그 p-n 접합 부위(8)에 형성된 양자 우물내의 부 밴드 에너지 레벨(subband energy level)로 각각 여기된다. 따라서, 외부 회로 예컨대, 부하 저항(미도시)이 연결되어 있으면 조사된 광량에 비례하는 전류가 출력된다.

<115> 이상에서 설명한 바와 같은 본 발명에 따른 실리콘 광소자(20)는 극도로 얇게 도핑된 도핑 영역(10)의 p-n 접합 부위(8)에서 전하분포 포텐셜의 국부적인 변화로 인하여 양자 구속 효과가 발생하며, 양자 우물내에 부밴드 에너지(subband energy) 레벨이 형성되어 있어, 높은 양자효율을 가진다.

<116> 상기한 바와 같은 본 발명에 따르면, 기판(1) 표면에 인위적으로 원하는 주기 예컨대, 도 15에 도시된 바와 같이, 적색 파장대역(R), 녹색 파장 대역(G) 또는 청색 파장 대역(B)에 각각 대응하는 주기(T_R)(T_G)(T_B)의 극소 결합(7) 패턴을 형성하면, 원하는 특정 파장 대역 예컨대, 적색, 녹색 또는 청색광을 발광 및/또는 수광할 수 있는 실리콘 광소자(20)를 실현하는 것이 가능하다.

- <117> 이에 비해, 기존 출원 2002-1431호의 경우와 같이, 기판 표면에 자연적으로 극소 결함 패턴이 형성되도록 하는 경우, 극소 결함(17)은 도 16에 보여진 바와 같이 다양한 주기로 형성되므로, 특정 파장 대역에 대한 선택성이 약하다.
- <118> 도 17은 도 12 및 도 13에 도시된 바와 같이 기판(1) 표면에 삼각형('Triangle') 및 사다리꼴('Trapezoid')의 주기적인 극소 결함(7')(7'')이 형성된 경우의 실리콘 광소자(20)의 발광 특성 시뮬레이션(simulation) 결과를 기판 표면에 인위적인 극소 결함 패턴이 형성되지 않은 경우 즉, 물리적으로 기판 표면이 평면('Plane')인 경우와 비교하여 보인 그래프이다. 여기서, 자연적으로 다양한 크기의 불규칙한 극소 결함 패턴이 형성된 경우는 기판(1) 표면이 평면(plane surface)인 경우와 비슷한 발광 특성을 나타낸다.
- <119> 도 17에서 가로축은 발광 파장(단위:nm)이고, 세로축은 파장별 발광 강도(field strength)를 임의의 단위로 나타낸 것이다.
- <120> 도 17에서 알 수 있는 바와 같이, 본 발명에서와 같이 기판(1) 표면에 인위적으로 극소 결함(7) 패턴을 형성하는 경우에는, 그렇지 않은 경우에 비해 파장 대역 선택성과 발광 효율이 개선됨을 알 수 있다.
- <121> 즉, 도 17에 의하면, 기판(1) 표면에 인위적으로 형성된 극소 결함(7)이 특정한 모양과 주기를 가질 때 특정 파장대역의 발광효율이 현저히 개선되는 것을 확인할 수 있다. 극소 결함(7)의 주기와 크기를 바꾸어주면, 피크치(즉, 소정 크기 이상의 발광 효율을 나타내는 파장 대역($\Delta\lambda$)의 위치)를 이동시킬 수 있으며, 피크치의 크기 또한 이동시킬 수 있다.

- <122> 도 17의 결과는 도 12 및 도 13에 보여진 바와 같은 2차원 극소 결함(7) 패턴 모델에 대한 시뮬레이션 결과이므로, 이를 3차원으로 확장할 경우, 파장 대역 선택성과 발광 효율에 있어서 더 큰 효과를 나타내게 될 것은 분명하다. 즉, 본 발명에 의하면, 2차원 모델에 대해서도 기판(1) 표면이 평면인 경우에 비해 20~30% 이상의 광 세기 증폭 효과가 있으므로, 극소 결함(7)의 구조를 최적화하고, 3차원으로 확장하면, 2배 이상의 증폭 효과를 얻을 수 있을 것으로 기대된다.
- <123> 상기한 바와 같이, 기판(1) 표면에 원하는 모양 및 주기로 인위적으로 극소 결함(7)을 형성하면, 특정 파장대의 선택 및 증폭에 탁월한 효과를 줄 수 있다.
- <124> 이상에서 설명한 바와 같이, 기존 출원 2002-1431호 등에서의 실리콘 광소자의 경우에는 파장의 선택성을 높이는 극소 결함의 크기가 공정 중에 자연적으로 형성되므로 제어가 쉽지 않다. 기존 출원 2002-1431호에서와 같이 공정 동안에 자연적으로 형성되는 극소 캐버티 즉, self assembled microcavity의 경우에는, 각 파장에 해당하는 극소 캐버티가 혼재되어 있기 쉽고, 파장을 선택하기 위한 특정 공정 조건을 확립하는 것 자체가 매우 어려운 일이다.
- <125> 하지만, 본원 발명의 경우에는 도 4a 내지 도 4e를 참조로 설명한 바와 같이, 매우 간단한 공정을 이용하여 인위적으로 원하는 극소 캐버티가 원하는 위치에 형성되도록 제어할 수 있어, 특정 파장대역의 실리콘 광소자 구현이 쉽고, 균일성(uniformity)과 재현성이 향상된다.
- <126> 특히, 본원 발명에 따른 실리콘 광소자(20)에 의하면, 실리콘 광소자(20)의 표면에 규칙적인 극소 캐버티를 형성할 수 있으므로, 특정 파장 대역의 광만을 필터링(filtering)하는 것이 가능하다. 또한, 상기와 같이 실리콘 광소자(20)의 표면에 규칙적

인 극소 캐버티를 형성하여, 기존의 평면이나 자연적으로 형성된 불규칙한 극소 결합 패턴을 가지는 구조에 비해, 특정 파장대역의 광을 증폭시키거나, 원하지 않는 파장을 감쇄시키는 것이 가능하다.

<127> 이하에서는, 본 발명에 따른 실리콘 광소자(20)를 적용한 디바이스의 구체적인 일 실시예로서, 화상 입력 및/또는 출력장치에 대해 설명한다.

<128> 도 18은 본 발명의 제1실시예에 따른 화상 입력 및/또는 출력장치를 개략적으로 보인 평면도이다.

<129> 도 14 및 도 18을 참조하면, 본 발명의 제1실시예에 따른 화상 입력 및/또는 출력장치는, n형 또는 p형의 실리콘에 기반을 둔 단일 기판(1)에 화상을 입력 및/또는 출력할 수 있는 실리콘 광소자(20)가 이차원 어레이로 배열되어 이루어진 실리콘 광소자 패널(25)을 구비한다. 여기서, 화상 출력은 화상 디스플레이, 화상 입력은 피사체를 촬상용 카메라로 촬영하여 전기적인 화상 신호가 생성하는 것과 실질적으로 동일한 의미이다. 상기 실리콘 광소자(20)에 대해서는 앞서 설명한 바를 참조하는 것으로 하고 여기서는 반복적인 설명은 생략한다.

<130> 상기 실리콘 광소자(20)는 앞서 설명한 바와 같이, 그 도핑 영역(10)의 p-n 접합 부위(8)에서 양자 구속효과에 의해 전자와 정공 쌍의 생성 및 소멸 결합이 일어나 특정 파장 대역 또는 복수 파장 대역의 발광소자 및 수광소자로서 사용될 수 있다.

<131> 따라서, 단일 기판(1)에 일련의 반도체 제조공정을 통해 상기와 같은 실리콘 광소자(20) 이차원 어레이를 형성하여, 화상의 입력 및 출력이 가능한 실리콘 광소자 패널(25)을 제조하는 것이 가능하다.

- <132> 이때, 도 18에 도시된 바와 같은 본 발명에 따른 실리콘 광소자 패널(25)에서 각 화소(pixel)별 화상의 입력 및/또는 출력 동작이 이루어져, 2차원적으로 화상을 디스플레이 및/또는 피사체를 촬영하여 전기적인 화상 신호로 변환하는 것이 가능하도록 하기 위해, 제1 및 제2전극(15)(17)은 실리콘 광소자 패널(25)의 베이스가 되는 기판(1)에 패터닝된다.
- <133> 따라서, 실리콘 광소자(20)가 이차원 어레이로 배열되어 이루어진 실리콘 광소자 패널(25)을 이용하면, 화상을 2차원적으로 입력 및/또는 출력할 수 있다.
- <134> 이때, 실리콘 광소자(20)에서의 흡수 또는 발광 파장은 기판(1) 표면에 인위적으로 형성되는 극소 결함(7)에 기인한 극소 캐버티에 의해 정해지므로, 웨이퍼 상에서 예컨대, 픽셀별로 원하는 파장의 광을 증폭 및/또는 흡수하도록, 원하는 파장과 공진을 일으키는 극소 캐버티 길이를 디자인하면, 원하는 흡수 및/또는 발광 파장대역의 실리콘 광소자(20)가 어레이로 배열된 실리콘 광소자 패널(25)을 얻을 수 있다.
- <135> 여기서, 극소 캐버티의 크기가 일정하면, 실리콘 광소자(20)는 특정 파장의 광을 출력 및 흡수한다. 또한, 극소 캐버티의 크기가 다양화되면, 실리콘 광소자(20)는 다양한 파장의 광 예컨대, 백색광을 출력 및/또는 흡수하는 것도 가능하다.
- <136> 실리콘에 기반을 둔 기판(1)에 상기와 같은 실리콘 광소자(20)의 이차원 어레이로 이루어진 실리콘 광소자 패널(25)에서 제1 및 제2전극(15)(17)은 앞서 언급한 바와 같이, 각 화소별 화상의 입력 및/또는 출력 동작이 가능하도록 기판(1)에 패터닝된다.

- <137> 본 발명에 따른 화상 입력 및/또는 출력장치에 있어서, 실리콘 광소자 패널(25)은 도 18에 도시된 바와 같이, 각 화소(P)당 하나의 실리콘 광소자(20)가 대응되도록 형성될 수 있다.
- <138> 이때, 실리콘 광소자 패널(25)을 이루는 실리콘 광소자(20) 각각은 단일 파장의 광 또는 백색광을 출력 및/또는 흡수하도록 된 것이 바람직하다.
- <139> 실리콘 광소자(20)가 단일 파장의 광 또는 백색광을 출력 및/또는 흡수하도록 된 경우, 본 발명에 따른 화상 입력 및/또는 출력장치는 단색 화상 디스플레이 및/또는 피사체를 촬영한 전기적인 단색 화상신호를 생성할 수 있다.
- <140> 한편, 도 19에 도시된 바와 같이, 본 발명에 따른 화상 입력 및/또는 출력장치는, 실리콘 광소자 패널(25)을 이루는 실리콘 광소자(20) 각각이 백색광을 출력 및/또는 흡수하고, 실리콘 광소자 패널(25) 전면(광 입력 및/또는 출력측)에 풀(full) 칼라 화상을 구현하기 위한 칼라 필터(30)를 더 구비하면, 풀 칼라 화상을 디스플레이하고, 피사체의 칼라를 그대로 촬영한 전기적인 풀 칼라 화상 신호를 생성하는 것이 가능하다.
- <141> 이때, 상기 칼라 필터(30)는 예를 들어, 도 20에 도시된 바와 같이, 각 화소(P)에 R, G, B 요소가 모두 대응되게 형성된다.
- <142> 이 칼라 필터(30)의 R, G, B 요소의 배치 형상은 후술하는 또 다른 실시예의 실리콘 광소자 패널(25)에서의 실리콘 광소자(20)의 2차원 배열과 유사하다. 여기서, 칼라 필터(30)의 R, G, B 칼라를 구현하기 위한 배치는 다양하게 변형될 수 있다.
- <143> 이와 같이, 실리콘 광소자 패널(25) 전면에 칼라 필터(30)를 구비한 본 발명의 제2 실시예에 따른 화상 입력 및/또는 출력장치는, 칼라 화상을 입력 및/또는 출력할 수 있

다. 즉, 피사체를 촬영하여 전기적인 칼라 화상 신호로 바꿀 수 있으며, 전기적인 칼라 화상 신호에 따라 풀 칼라 화상을 디스플레이할 수 있다.

<144> 도 21은 본 발명의 제3실시예에 따른 화상 입력 및/또는 출력장치를 개략적으로 보인 도면이다.

<145> 도 21을 참조하면, 본 발명의 제3실시예에 따른 화상 입력 및/또는 출력장치에 있어서, 실리콘 광소자 패널(40)은 각 화소(P)에 세 개 또는 그 이상의 실리콘 광소자(20R)(20G)(20B)가 대응되도록 형성된다. 도 21에서는 상기 실리콘 광소자 패널(40)이 각 화소(P)에 세 개의 실리콘 광소자(20R)(20G)(20G)가 대응되도록 된 형성된 경우를 예를 들어 도시한 것이다.

<146> 이때, 각 화소(P)에 대응되는 세 개의 실리콘 광소자(20R)(20G)(20B)는 각각 예를 들어, 적색광(R), 녹색광(G), 청색광(B)을 출력 및/또는 흡수하여 전기적인 칼라 화상 신호로 바꾸어주도록 마련된 것으로, 특정 파장대역 예컨대, 적색광(R), 녹색광(G), 청색광(B)에 대응하는 서로 다른 주기로 인위적으로 극소 결함(7) 패턴이 형성되어 있으며, 나머지 구조 및 물질 구성은 앞서 설명한 본 발명에 따른 실리콘 광소자(20)와 실질적으로 동일하다.

<147> 도 21에 도시된 바와 같은 본 발명의 제3실시예에 따른 실리콘 광소자 패널(40)을 이용하면, 별도의 칼라 필터 없이도 칼라 화상을 구현할 수 있다.

<148> 여기서, 보다 선명한 칼라 화상을 구현할 수 있도록 도 20에 도시된 바와 같은 칼라 필터(30)를 상기 실리콘 광소자 패널(40)의 전면에 더 구비하는 것도 가능하다.

- <149> 여기서, 실리콘 광소자 패널(40)의 각 화소(P)에 대응하는 세 가지 파장의 광을 출력 및/또는 흡수하는 세 개 이상의 실리콘 광소자(20R)(20G)(20B)의 칼라 배치 및/또는 칼라 필터(30)의 R, G, B요소의 배치는 다양하게 변형될 수 있다.
- <150> 이상에서 설명한 바와 같이 단색 또는 칼라 화상을 입력 및/또는 출력할 수 있는 본 발명에 따른 화상 입력 및/또는 출력장치는, 화상의 입력과 출력 측면에서 다음과 같이 다양한 변형이 가능하다. 화상의 입력과 출력 측면에서의 본 발명에 따른 화상 입력 및/또는 출력장치의 다양한 변형은 화상의 입력 및/또는 출력을 제어하는 회로 구성의 변경에 기인한다.
- <151> 즉, 본 발명에 따른 화상 입력 및/또는 출력장치는, 도 22에 도시된 바와 같이, 화상 입력과 화상 출력이 각각 교대로 배치된 화소에서 이루어지도록 형성될 수 있다. 도 22에서 빗금친 화소는 화상 입력 화소 즉, 본 발명에 따른 실리콘 광소자(20)가 수광소자로서 사용되는 화소, 빗금치지 않은 화소는 화상 출력 화소 즉, 본 발명에 따른 실리콘 광소자(20)가 발광소자로서 사용되는 화소를 의미한다.
- <152> 도 22에 보여진 바와 같이, 본 발명에 따른 화상 입력 및/또는 출력장치는 실리콘 광소자 패널(25 또는 40) 내에서 화상 입력과 화상 출력이 서로 다른 실리콘 광소자(20)를 사용하여 이루어지도록 구성될 수 있다.
- <153> 여기서, 화상 입력 화소와 화상 출력 화소의 배치는 다양하게 변형될 수 있다. 예를 들어, 실리콘 광소자 패널(25 또는 40) 내에서 소정 영역에 위치한 화소들은 화상 입력 화소로 사용되고, 나머지 영역에 위치한 화소들은 화상 출력 화소로 사용될 수 있다.

<154> 또한, 실리콘 광소자(20)가 발광소자 및 수광소자로서 사용이 가능하기 때문에, 도 22에 예시한 바와 같은 화상 입력과 화상 출력이 서로 다른 실리콘 광소자(20)를 사용하여 이루어지도록 된 본 발명에 따른 화상 입력 및/또는 출력장치에서, 화상 입력 화소와 화상 출력 화소는 서로 변경될 수 있으며, 그 화상 입력 화소 및 화상 출력 화소의 개수의 변경도 가능하다. 이는 화상 입력 화소와 화상 출력 화소를 필요에 따라 바꿀 수 있도록 본 발명에 따른 화상 입력 및/또는 출력장치의 구동 및/또는 제어 회로 및 알고리즘을 구성함에 의해 실현될 수 있다.

<155> 또한, 본 발명에 따른 화상 입력 및/또는 출력장치는, 도 23a 및 도 23b에 도시된 바와 같이, 실리콘 광소자 패널(25 또는 40) 내에서 화상 입력과 화상 출력이 동일 실리콘 광소자(20)를 통하여 시간차를 두고 이루어지도록 구성될 수도 있다. 도 23a는 본 발명에 따른 화상 입력 및/또는 출력장치의 실리콘 광소자 패널(25 또는 40)에서 화상 입력이 이루어지는 상태, 도 23b는 본 발명에 따른 화상 입력 및/또는 출력장치의 실리콘 광소자 패널(25 또는 40)에서 화상 출력이 이루어지는 상태를 보여준다.

<156> 여기서, 도 22, 도 23a 및 도 23b에서 실리콘 광소자 패널(25 또는 40)의 각 화소(P)는 하나의 실리콘 광소자(20)가 대응하는 구조(도 18 및 도 19를 참조로 설명한 실시예) 또는 세 개 이상의 실리콘 광소자(20R)(20B)(20C)가 대응하는 구조(도 21을 참조로 설명한 실시예)가 될 수 있다.

<157> 본 발명에 따른 화상 입력 및/또는 출력장치는 상기한 실시예 이외에도 본 발명의 기술적 사상의 범위내에서 다양하게 변형 및 구체화 될 수 있다.

<158> 이상에서 설명한 바와 같은 본 발명에 따른 화상 입력 및/또는 출력장치는 화면내에 직접적으로 광 정보를 입력하는 것이 가능하므로, 예를 들어, 컴퓨터용 모니터, 텔레

비전 특히, 디지털 텔레비전, 휴대 단말기 등의 화상 통신 및/또는 양방향 정보 전달이 가능한 기기에 화상 입력 및/또는 출력장치로 사용될 수 있다.

<159> 이때, 이상에서 설명한 바와 같은 본 발명에 따른 화상 입력 및/또는 출력장치는 단일 패널내에서 화상의 입력 및 출력이 이루어지므로, 이러한 본 발명에 따른 화상 입력 및/또는 출력장치를 이용하면, 화상 통신시 별도의 카메라가 불필요하다.

<160> 여기서, 상기 휴대 단말기는, 이동 전화, 개인 정보 단말기(PDA) 등 다양한 종류의 휴대 가능한 통신용 기기가 될 수 있다.

<161> 또한, 본 발명에 따른 화상 입력 및/또는 출력장치를 이용하면, 단일 패널내에서 화상의 입력 및 출력이 이루어지므로, 작업자의 정면 모습을 찍어 전송하는 것이 가능하므로, 생동감 있는 화상 통신이 가능하다.

<162> 이상에서는, 본 발명에 따른 화상 입력 및/또는 출력장치가 단일 기판(1)에 실리콘 광소자(20)가 이차원 어레이로 배열 형성되어 이루어진 단일의 실리콘 광소자 패널을 구비하는 것으로 설명 및 도시하였는데, 본 발명이 이에 한정되는 것은 아니다. 즉, 본 발명에 따른 화상 입력 및/또는 출력장치는 실리콘 광소자 패널을 복수 개 이상 조합하여 보다 대화면으로 구성될 수도 있다.

<163> 도 24는 상기한 바와 같은 본 발명에 따른 화상 입력 및/또는 출력장치가 디지털 텔레비전으로 사용되는 실시예를 보인 도면이다.

<164> 도 24에 도시된 바와 같이, 본 발명에 따른 화상 입력 및/또는 출력장치는 광무선 리모콘(55)을 이용하여, 화면(51)내에 정보를 입력하거나 메뉴의 선택이 가능하도록 마련된 디지털 텔레비전(50)에 사용될 수 있다. 상기 광무선 리모콘(55)은, 광 포인터와

같이 특정의 범위내에만 광을 조사할 수 있도록 마련된다. 광무선 리모콘(55)으로부터 화면(51)내의 특정 영역 예컨대, 소정 메뉴(53)에 정보 광신호가 조사되면, 그 특정 영역에 위치한 수광소자로서 기능을 하는 실리콘 광소자(20)는 이 광신호를 수신하며, 이 수신된 광신호에 따라 예를 들어, 디지털 텔레비전(51)의 채널을 바꾸거나, 인터넷 작업을 할 수 있다.

<165> 이외에도, 본 발명에 따른 화상 입력 및/또는 출력장치는 양방향 광 정보 전달이 요구되는 다양한 기기에 응용될 수 있다.

【발명의 효과】

<166> 상기한 바와 같은 본 발명에 따르면, 기존의 실리콘을 이용한 발광소자보다 효율이 우수할 뿐만 아니라, 발광 소자 및 수광 소자 중 적어도 어느 한 소자로 사용이 가능하며, 파장 선택성이 높은 실리콘 광소자를 실현할 수 있다.

<167> 또한, 본 발명에 따른 실리콘 광소자를 이차원 어레이로 배열하여 얻어진 실리콘 광소자 패널은, 화상 디스플레이 및/또는 화면내에 직접적으로 광정보를 입력할 수 있는 화상 입력 및/또는 출력장치에 적용할 수 있다.

<168> 특히, 본 발명에 따른 실리콘 광소자는 발광소자 및 수광소자로 사용할 수 있으므로, 단일 패널내에서 화상을 디스플레이 및 화상이나 광정보를 입력하는 양방향 정보 전달용 화상 입력 및/또는 출력장치를 실현할 수 있다.

<169> 이러한 본 발명에 따른 화상 입력 및/또는 출력장치를 이용하면, 화상 통신시에는 별도의 카메라가 불필요하여 생동감있는 화상 통신이 가능하며, 디지털 텔레비전 등에

이용시에는 광리모콘 등으로 화면내에 위치된 메뉴를 직접적으로 선택하는 것이 가능하다.

【특허청구범위】**【청구항 1】**

실리콘에 기반을 둔 n형 또는 p형의 기판을 준비하는 단계와;

상기 기판의 표면에 에칭에 의해 극소 결함(microdefect) 패턴을 인위적으로 형성하는 단계와;

상기 극소 결함 패턴 상에 개구를 가지는 제어막을 형성하는 단계와;

기판과의 p-n 접합 부위에서 양자 구속 효과에 의해 광전 변환 효과를 나타내어 발광 및/또는 수광이 일어나도록, 상기 기판의 극소 결함 패턴이 형성된 면에 상기 개구를 통하여 상기 기판과 반대형으로 극도로 얇은 도핑 영역을 형성하는 단계;를 포함하는 것을 특징으로 하는 실리콘 광소자 제조방법.

【청구항 2】

제1항에 있어서, 상기 극소 결함 패턴을 형성하는 단계는;

상기 기판 표면에 마스크층을 형성하는 단계와;

상기 마스크층에 원하는 크기 및 주기로 구멍 패턴을 형성하는 단계와;

에칭 공정에 의해, 상기 마스크층의 구멍에 대응하는 기판 부분이 에칭되도록 하여, 상기 기판 표면에 극소 결함 패턴을 인위적으로 형성시키는 단계와;

상기 마스크층을 제거하는 단계;를 포함하는 것을 특징으로 하는 실리콘 광소자 제조방법.

【청구항 3】

제2항에 있어서, 단일 프로브 또는 복수개가 어레이로 배열된 멀티 프로브를 사용하여, 상기 마스크층에 원하는 크기 및 주기로 구멍 패턴을 형성하는 것을 특징으로 하는 실리콘 광소자 제조방법.

【청구항 4】

제3항에 있어서, 상기 프로브는 AFM 프로브인 것을 특징으로 하는 실리콘 광소자 제조방법.

【청구항 5】

제1항에 있어서, 상기 제어막은 상기 도핑 영역이 극도로 얇은 도핑 깊이로 형성되도록 하는 실리콘 산화막인 것을 특징으로 하는 실리콘 광소자 제조방법.

【청구항 6】

제1항에 있어서, 상기 도핑 영역에 전기적으로 연결 가능하게 상기 기판에 제1 및 제2전극을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 실리콘 광소자 제조방법.

【청구항 7】

제1항에 있어서, 상기 도핑 영역은 도판트의 비평형 확산에 의해 형성되는 것을 특징으로 하는 실리콘 광소자 제조방법.

【청구항 8】

제1항에 있어서, 도핑 영역 형성후에 상기 제어막은 선택적으로 제거되는 것을 특징으로 하는 실리콘 광소자 제조방법.

【청구항 9】

제1항 내지 제8항 중 어느 한 항에 있어서, 상기 극소 결함의 주기는 발광 및/또는 수광이 일어나는 광의 파장에 대응하도록 된 것을 특징으로 하는 실리콘 광소자 제조방법.

【청구항 10】

제9항에 있어서, 상기 극소 결함 패턴은 단일 주기로 형성되어, 단일 파장의 광을 발광 및/또는 수광하도록 된 것을 특징으로 하는 실리콘 광소자 제조방법.

【청구항 11】

제10항에 있어서, 극소 결함 패턴 상에 복수의 개구를 갖는 제어막을 형성하고, 이 개구를 통해 복수의 도핑 영역을 형성하여, 복수의 실리콘 광소자 어레이를 얻을 수 있는 것을 특징으로 하는 실리콘 광소자 제조방법.

【청구항 12】

제9항에 있어서, 상기 극소 결함 패턴은 서로 주기가 다른 복수의 극소 결함 패턴 영역으로 이루어지고, 이에 대응되게 복수의 개구를 갖는 제어막을 형성하고, 이 개구를 통해 복수의 도핑 영역을 형성하여, 복수 파장의 광을 발광 및/또는 수광하는 복수의 실리콘 광소자 어레이를 얻을 수 있는 것을 특징으로 하는 실리콘 광소자 제조방법.

【청구항 13】

제1항 내지 제8항 중 어느 한 항의 방법으로 제조된 실리콘 광소자.

【청구항 14】

제13항에 있어서, 상기 극소 결함 패턴의 주기는 발광 및/또는 수광이 일어나는 광의 파장에 대응하도록 된 것을 특징으로 하는 실리콘 광소자.

【청구항 15】

제14항에 있어서, 상기 극소 결함 패턴은 단일 주기로 형성되어, 단일 파장의 광을 발광 및/또는 수광하도록 된 것을 특징으로 하는 실리콘 광소자.

【청구항 16】

제14항에 있어서, 상기 극소 결함 패턴은 서로 주기가 다른 복수 극소 결함 패턴 영역으로 이루어지고, 이에 대응되게 복수의 개구를 가지도록 제어막이 형성되고, 이 개구를 통해 복수의 도핑 영역을 형성하여, 복수 파장의 광을 발광 및/또는 수광하도록 된 복수의 실리콘 광소자 어레이로 된 것을 특징으로 하는 실리콘 광소자.

【청구항 17】

제13항에 있어서, 도핑 영역 형성 후에 상기 제어막은 선택적으로 제거 가능한 것을 특징으로 하는 실리콘 광소자.

【청구항 18】

실리콘에 기반을 둔 n형 또는 p형의 기판에 화상을 입력 및/또는 출력할 수 있는 실리콘 광소자가 이차원 어레이로 배열되어 이루어진 실리콘 광소자 패널;을 구비하며,
상기 실리콘 광소자는,
상기 기판의 표면에 에칭에 의해 인위적으로 형성된 극소 결함(microdefect) 패턴과;

기판과의 p-n 접합 부위에서 양자 구속 효과에 의해 광전 변환 효과를 나타내어 발광 및/또는 수광이 일어나도록, 상기 기판의 극소 결함 패턴이 형성된 면에 상기 기판과 반대형으로 극도로 얇게 도핑 형성된 도핑 영역;을 포함하는 것을 특징으로 하는 화상 입력 및/또는 출력장치.

【청구항 19】

제18항에 있어서, 상기 극소 결함 패턴은,

상기 기판 표면에 마스크층을 형성한 상태에서, 이 마스크층에 원하는 크기 및 주기로 구멍 패턴을 형성하고, 에칭 공정에 의해, 상기 마스크층의 구멍에 대응하는 기판 부분을 에칭하여 형성되는 것을 특징으로 하는 화상 입력 및/또는 출력장치

【청구항 20】

제18항에 있어서, 상기 극소 결함 패턴의 주기는 발광 및/또는 수광이 일어나는 광의 파장에 대응하도록 된 것을 특징으로 하는 화상 입력 및/또는 출력장치

【청구항 21】

제18항에 있어서, 화상 입력 및 화상 출력이 모두 가능하며, 화상 입력과 화상 출력이 서로 다른 실리콘 광소자를 통하여 이루어지도록 된 것을 특징으로 하는 화상 입력 및/또는 출력장치.

【청구항 22】

제18항에 있어서, 화상 입력 및 화상 출력이 모두 가능하며, 화상 입력과 화상 출력이 동일 실리콘 광소자를 통하여 이루어지도록 된 것을 특징으로 하는 화상 입력 및/또는 출력장치

【청구항 23】

제18항에 있어서, 상기 기판에는 실리콘 광소자 패널로부터 각 화소별 화상의 입력 및/또는 출력 동작이 가능하도록 전극이 패터닝된 것을 특징으로 하는 화상 입력 및/또는 출력장치.

【청구항 24】


제18항 내지 제23항 중 어느 한 항에 있어서, 상기 실리콘 광소자 패널에는 각 화소당 세 개 이상의 실리콘 광소자가 위치되는 것을 특징으로 하는 화상 입력 및/또는 출력장치.

【청구항 25】


제24항에 있어서, 각 화소에 위치되는 세 개 이상의 실리콘 광소자는 서로 다른 파장의 광을 발광 및/또는 수광하도록, 서로 다른 주기의 극소 결합 패턴을 가져, 칼라 화상을 구현할 수 있도록 된 것을 특징으로 하는 화상 입력 및/또는 출력장치.

【도면】


【도 1】




【도 2】




【도 3】




【도 4a】




【도 4b】




【도 4c】




【도 4d】




【도 4e】




【도 5a】




【도 5b】




【도 6】




【도 7】




【도 8a】




【도 8b】




【도 9】




【도 10】




【도 11】




【도 12】




【도 13】




【도 14】




【도 15】




【도 16】




【도 17】




【도 18】



【도 19】




【도 20】




【도 21】

40




【도 22】

25(40)




【도 23a】

25(40)



【도 23b】

25(40)



【도 24】

